Lección 5: Asignación de pines en Quartus y transferencia al Laboratorio remoto de FPGA.
En esta lección se describen los pasos para realizar la asignación de pines de acuerdo a la configuración del Laboratorio remoto de FPGA.
Procedimiento para la asignación de pines del Laboratorio remoto de FPGA
El Laboratorio remoto de FPGA permite acceder a los pines físicos del dispositivo FPGA a través de su interface web. Para permitir que Quartus Prime asigne entradas y salidas de nuestro diseño a los pines físicos del dispositivo FPGA, debemos asignarles los nombres que lo identifican en la placa. Por ejemplo, realizaremos la siguiente asignación:
| Señal del diseño | Pin dispositivo FPGA |
|---|---|
| A | IN_WEB(0) |
| B | IN_WEB(1) |
| C | IN_WEB(2) |
| Y | OUT_WEB(0) |
| Z | OUT_WEB(1) |
El código VHDL será modificado como se muestra en la figura 2. Puede observarse que los puertos de la entidad fueron asignados con los nombres de los pines del Laboratorio remoto de FPGA. Luego, las señales de entrada y salida del diseño original fueron declaradas como señales internas de la arquitectura para que las funciones permanezcan en su declaración original. Entonces, se asignaron puertos de entrada a las señales de entrada de las funciones (A, B y C), y puertos de salida a las señales de salida de las funciones (Z e Y).
Antes de realizar una nueva compilación, es necesario ejecutar el archivo de configuración para la asignación de los nombre del Laboratorio remoto de FPGA a los pines del dispositivo.
Fig. 2: código con asignación de pines del Laboratorio remoto de FPGA.
Descarga del archivo de configuración de pines del Laboratorio remoto de FPGA
El archivo de configuración de pines se puede descargar directamente del Laboratorio remoto de FPGA. Para ello, se debe acceder al Laboratorio remoto de FPGA:
- Acceder al Laboratorio remoto de FPGA mediante http://fpgalab.sytes.net.
- Seleccionar para reserva de uso exclusivo la placa deseada haciendo click en el nombre de placa – “Get board!”..
- Seleccionar el archivo .qsf en el panel de navegación y descargar al directorio del proyecto. Preservar la extensión QSF cuando se guarde en el disco, para que sea fácilmente reconocido por Quartus Prime.
- Seleccionar AssignmentsImport Assignments en Quartus Prime.
- Seleccionar el archive descargado desde el Laboratorio remoto de FPGA.
- Hacer click en el botón Ok para importar la configuración de los pines del Laboratorio remoto de FPGA desde el archivo descargado, seleccionando Processing Start compilation, o, alternativamente, hacer click en el ícono correspondiente en la barra de herramientas:
o 
Finalizada la compilación, se puede verificar la nueva asignación de pines ejecutando AssignmentsPin Planner.
Puede verificarse, que el diseño ha sido compilado y los puertos de entrada y de salida de la entidad, han sido asignados a pines físicos del dispositivo FPGA del Laboratorio remoto de FPGA. De esta manera, a través de la interface web del Laboratorio remoto de FPGA podrá interactuarse con ellos para modificar el valor de las entradas o visualizar el valor de las salidas.
En la siguiente sección, se transferirá el hardware realizado al dispositivo FPGA y se verificará su funcionamiento a través de la interface web del Laboratorio remoto de FPGA.
Transferencia de configuración a la FPGA del Laboratorio remoto de FPGA
Para transferir el diseño al dispositivo FPGA se debe acceder al Laboratorio remoto de FPGA, reservar la placa deseada y configurar Quartus Prime como se realizó en la Lección 2. Si se ha reservado y configurado Quartus Prime, se debe seguir el siguiente procedimiento.
- Ejecutar la aplicación Programmer de Quartus Prime seleccionando ToolsProgrammer, o mediante el ícono correspondiente en la barra de herramientas.
- Hacer click en el botón Add File…
- Seleccionar el archivo función_y_z.sof en el directorio output_files del proyecto.
- El Programmer estará listo si el dispositivo FPGA del Laboratorio remoto de FPGA ha sido conectado correctamente según el procedimiento de la Lección 2.
- Hacer click en el botón Start para realizar la transferencia y esperar a que la transferencia se complete en la barra de Progress.
- Finalizada la transferencia, se puede acceder a la interface web del Laboratorio remoto de FPGA y a la ventana Lab1.
. - La interface permitirá modificar los valores de las entradas y visualizar el valor de las salidas de manera muy intuitiva.
De esta manera, se realizó todo el flujo de diseño del primer proyecto en Quartus Prime, configurando el dispositivo FPGA del Laboratorio remoto de FPGA y realizando su verificación a través de la interface web del Laboratorio remoto de FPGA.
En próximas unidades veremos con mayor detalle las características descriptivas del lenguaje VHDL a nivel RTL para diseño digital en dispositivos FPGA.